岗位职责:

1.负责模拟IP(包括IO)版图设计验证工作；
2.负责CHIP级版图floor-plan设计验证工作；
3.负责CHIP产品后端PV验证及TO流程；
4.负责CHIP封装设计验证；
5.负责IP/CHIP版图的可靠性设计验证工作(ESD、 Latch-up、EOS等)；
6.负责版图设计/验证环境搭建及流程优化；
7.负责撰写技术文档及设计报告；
8.完成领导安排的其他工作。

任职要求:
1.本科及以上学历，电子工程、微电子、物理类相关专业；
2.本科5年以上，硕士3年以上相关工作经验；
3.具有扎实的模拟IP版图设计经验；
4.具有28纳米及以下工艺节点ADC、PLL、PMU等IP版图设计经验；
5.熟练使用后端EDA工具(Virtuoso calibre INNOVUS Voltus)，有一定的rule编写能力；
6.有CHIP级版图集成和验证经验者优先；
7.熟悉半导体制造工艺，了解器件物理结构，了解半导体器件特性，具有ESD Latch-up可靠性设计知识；
8.有脚本编写能力，Skill、 Perl、 Tcl、 Shell等；
9.有较强的学习能力、分析问题能力、沟通能力、有较好的团队合作精神；
10.具有强烈的使命感、责任感，有自驱力，在工作上追求卓越。