职位详情
成都-芯片后端PD(物理设计)工程师-aiqi
面议
中软国际
成都
3-5年
本科
12-18
工作地址

天府软件园-C12座成都高新区天华二路219号C12栋17层

职位描述
(一)整体物理设计规划
1、根据芯片的功能规格和性能要求,制定芯片物理设计的总体计划,包括确定设计流程、划分设计阶段和预估项目周期。
2、负责芯片的架构级物理规划,对芯片的功能模块进行布局规划,考虑模块之间的互联关系、电源分布和时钟树规划等因素,以实现最佳的PPA(性能、功耗、面积)平衡。
(二)时钟树综合
1、主导时钟树的综合工作,根据时钟要求设计合理的时钟网络结构,确保时钟信号的低偏斜、低抖动和高可靠性。
2、对时钟树进行优化,通过调整时钟缓冲器的大小和位置、优化时钟布线等方式,降低时钟功耗并提高时钟性能。
(三)电源网络规划与优化
1、进行芯片的电源网络规划,设计合理的电源分配网络,确保各个功能模块的电源供应稳定可靠。
2、优化电源网络,通过采用合适的电源网格结构、添加去耦电容等手段,减小电源噪声,提高电源完整性。
(四)物理实现与优化
1、完成芯片从逻辑综合到物理实现的转换过程,包括布局布线工作,确保芯片的功能正确实现,并满足性能和功耗要求。
2、对物理实现后的芯片进行优化,如优化信号布线以减少信号延迟和串扰,调整单元布局以提高芯片的可制造性。
(五)物理验证与签核
1、执行全面的物理验证工作,包括设计规则检查(DRC)、版图与原理图一致性检查(LVS)、电气规则检查(ERC)等,确保物理设计的正确性。
2、针对验证过程中发现的问题,与团队成员协作进行问题定位和修复,直至物理设计通过所有验证并达到签核标准。

(一)学历与专业
微电子学、电子工程或相关专业本科及以上学历。
(二)工作经验
具有[3]年以上芯片后端物理设计工作经验,有复杂芯片项目的物理设计经验者优先。
(三)技能要求
1、熟练掌握芯片后端物理设计工具,如Synopsys ICC或Cadence Innovus等。
2、精通时钟树综合和电源网络规划技术,能够独立完成复杂芯片的时钟树和电源网络设计与优化。
3、熟悉半导体制造工艺,了解不同工艺节点下的物理设计规则和限制。
4、具备较强的脚本编写能力,如TCL、Perl或Python脚本,用于自动化物理设计流程和数据处理。

以担保或任何理由索取财物,扣押证照,均涉嫌违法,请提高警惕

立即申请