高速IO工程师（DDR方向）
工作职责
1.与软件、架构团队合作，定义新一代memory子系统的规格和架构，满足先进的车载SOC芯片memory子系统对延迟和带宽的要求。
2.集成设计业界前进的DDR controller和PHY IP。
3.设计相应的地址访问，车规功能安全等SOC模块。
4.制定硅前系统测试的方案，确保流片前的测试质量。
5.参与硅后DDR链路的bringup和问题定位。
工作要求
1.在高性能芯片项目从事LPDDR或者DDR设计的工作经验。
2.充分理解DDR协议，链路， JEDEC 标准。
3.通用的RTL 验证技能，了解 SystemVerilog RTL 设计和验证环境，能够从波形定位设计问题。
4.熟悉ARM系列处理器架构，熟悉AMBA总线（CHI、ACE、AXI、AHB、APB）；熟悉常用的高速接口如DDR、PCIE、USB、MIPI、以太网等；
5.本科学历以上学历相关专业