职位详情
ASIC设计工程师(DDR系统)
2.5万-5万
山东芯慧微电子科技有限公司
北京
3-5年
本科
08-30
工作地址

融汇国际大厦6层

职位描述

岗位职责:
1.负责DDR控制器和PHY模块的集成;
2.负责系统模块架构的设计,及其技术文档的编写;
3.负责系统设计的RTL开发,以及功能验证、时序分析等;
4.协助制定量产测试向量,调试芯片板级系统。


任职要求:
1.专业本科或硕士(电子/计算机)以上学历,3-5年以上工作经验;
2.熟悉模块级结构设计、RTL实现,以及仿真与模拟验证;
3.精通DRAM原理和DDR协议;
4.熟悉AMBA总线协议;
5.熟练掌握总线带宽利用率优化策略。


职位福利:周末双休、节日福利、五险一金、带薪年假、定期团建、大牛带队、多次晋升机会、年轻化团队

职位亮点:中科院技术团队

以担保或任何理由索取财物,扣押证照,均涉嫌违法,请提高警惕

立即申请