职责描述：
1，配合算法工程师，优化可实现性高效能算法；
2，定义项目系统框架，分配模块划分和软硬件分割。指导子模块设计工程师完成设计工作。
3，完成子模块集成编码和验证，负责交付系统定义的芯片数字功能；
4，对接测试工程师以及产品部门，分析问题并收敛发现问题；
5，参与完成项目FPGA上板验证工作；
6，配合后端工程师，参与项目设计的综合，DFT,时序分析等设计相关工作；
7，参与模块设计文档，交付文档，用户手册等文档类编写工作。
任职要求：
1，电子类本科或研究生学历。
2，熟悉IC设计或FPGA设计流程，熟悉通信算法实现或者熟悉SoC架构，5年以上相关工作经验，有管理经验尤佳；
3，熟悉Verilog/VHDL、有Systemverilog等设计语言使用经验，和Synopsys，Quartus,Vivado等相关工具使用经验者优先考虑；
4，具有团队合作精神，具备一定分析和解决问题的能力。
5，工作积极主动，有上进心。
6，具备FPGA项目的成功开发和量产或者数模芯片成功流片经验者优先。
7，有团队管理者优先，有wifi项目经验尤佳。