岗位职责:

1.辅助项目组针对特定的数字电路优化提供技术支持，包含Verilog代码解读：负责解读复杂的Verilog代码，理解其设计意图和逻辑结构，能够对代码进行优化和调试，确保代码的正确性和性能；论文阅读与总结：负责通过阅读科研论文和相关专利，提炼其中核心观点、实验方法和结果，撰写清晰的总结报告为团队提供前沿技术动态和创新思路；

2.辅助项目经理探索挖掘数字电路相关的新场景和疑难问题，调研商业界及学术界的现状，探寻智能化的解决方案。

任职要求:

1.研究生及以上学历，每周实习时间≥4天；

2.具有良好的数字电路和计算机体系结构等专业知识，熟悉verilog语言；

3.良好的英文阅读能力，可以阅读相关英文技术资料文档；

4.逻辑清晰，工作耐心细致，善于沟通协调，责任感强，态度积极，有较好应变和执行力，良好的表达及沟通能力；

5.微电子或计算机相关专业优先。