1. 熟悉硬件开发、维优流程，有硬件开发、维护经验优先；
2. 具备硬件电路设计或者维护经验，熟悉服务器CPU、内存、硬盘、电源、时钟等模块知识原理；对高速信号SI有深刻了解；对常用低速通信协议12C、SPI、UART掌握并熟悉；
3. 有一定的verilog逻辑基础，有CPLD/FPGA相关开发维护经验者优先