岗位职责：

1. 参与AI芯片软硬件功能划分、内核/SoC微架构功能制定、SoC硬件功能集成等工作；

2. 负责AI芯片MMU功能、硬件微架构、关键技术指标（包括TLB Capacity、TLB Address Mapping、集中式或多级TLB结构、Page Size、Page Table Walk、单级或多级页表映射机制、虚实地址空间定义、Page Miss/Hit处理机制、与IO总线地址空间交互等）相关的方案规划、建模、性能评估和优化；

3. 负责AI芯片MMU内部功能（基于评估后的功能特性和参数）及其AXI/APB接口转换电路RTL设计、PPA性能评估与优化；

4. 负责撰写AI芯片MMU架构手册及其详细设计说明书；

5. 协助完成AI芯片MMU验证方案制定、仿真与覆盖率收集；

6. 协助完成AI芯片MMU物理电路及其布局布线性能实现、硅前/后验证与测试。

任职要求：

1. 具有3年及以上AI/GPGPU/GPU等芯片MMU功能和微架构制定、逻辑设计和优化经验；

2. 熟悉MMU与AI/GPGPU/GPU等芯片内核（Core）、物理内存、IO总线之间读写访问和虚实地址转换整体流程；

3. 熟悉MMU功能建模、分析和评估，包括但不限于以下关键指标和功能：TLB容量、TLB地址映射、集中式或多级TLB结构、Page Size、Page Table Walk、单级或多级页表映射机制、虚实地址空间定义、Page Miss/Hit处理机制等；

4. 具有IOMMU或SMMU设计和实现经验者优先；

5. 精通VHDL / Verilog HDL / System Verilog中至少一种RTL语言；

6. 精通Python / Perl / Shell / TCL / Makefile中至少一种脚本语言；

7. 能够流畅书写和阅读英文技术手册；

8. 良好的沟通和团队合作能力，积极向上的工作态度。