岗位职责：

1. 参与AI芯片软硬件架构功能划分、SoC微架构定义；

2. 负责和参与AI芯片Debug/Trace硬件子系统功能需求收集、微架构设计和接口定义（包括SoC/ Core/DDR/ PCIe/配置寄存器/Firmware等Debug功能及其Bug Trace等）、硬件逻辑及其AXI/APB/AHB接口RTL实现、SoC集成、Smoke测试与PPA性能调优；

3. 负责和参与规划、实现和导入Debug工具和方法，构建完备的调试流程；

4. 负责和参与撰写与Debug/Trace硬件子系统功能相关的技术文档；

5. 协助验证工程师完成Debug/Trace硬件验证方案制定、功能仿真与覆盖率收集；

6. 协助完成Debug/Trace硬件电路物理实现、硅前/后验证与测试。

任职要求：

1. 具有3年及以上AI/GPGPU/GPU/CPU/DSP等芯片Debug/Trace硬件电路设计经验；

2. 熟悉Debug和Trace工作原理、实现方法、接口规范及其配套功能电路；

3. 具有ARM Coresight、Lauterbach TRACE32使用经验者优先；

4. 具有硅后验证与调试经验者优先；

5. 精通VHDL / Verilog HDL / System Verilog中至少一种RTL语言；

6. 精通Python / Perl / Shell / TCL / Makefile中至少一种脚本语言；

7. 能够流畅书写和阅读英文技术手册；

8. 良好的沟通和团队合作能力，积极向上的工作态度。