岗位职责：

1. 负责AI芯片PCIe子系统硬件功能划分、微架构设计、地址空间定义；

2. 负责AI芯片PCIe子系统及其AXI/APB接口转换电路RTL设计、功能定制与集成（包括Register空间分配、MMIO/ECAM地址空间分配、中断处理、GPUMMU、MHU、Debug、Hotplug、Low Power、Bifurcation、Initial Flow、DFT等）、PHY集成与PPA优化；

3. 负责撰写PCIe子系统详细设计报告；

4. 协助完成PCIe子系统验证方案制定与仿真；

5. 协助Firmware工程师完成PCIe驱动程序开发与测试；

6. 协助完成AI芯片PCIe子系统物理电路实现、硅前/后验证。

任职要求：

1. 具有3年及以上PCIe Controller及其PHY设计与IP集成经验；

2. 熟悉AXI4.0/APB4.0及以上、PCIe5.0及以上等协议标准，熟悉PCIe5.0体系结构、软硬件功能和工作流程，包括但不限于ATS、PRI、ARI、P2P、ACS、Hotplug、MCTP、SR-IOV等关键特性；

3. 熟悉UCIe、CXL、IOMMU或SMMU功能或协议者优先；

4. 精通VHDL / Verilog HDL / System Verilog中至少一种RTL语言；

5. 精通Python / Perl / Shell / TCL / Makefile中至少一种脚本语言；

6. 能够流畅书写和阅读英文技术手册；

7. 良好的沟通和团队合作能力，积极向上的工作态度。