职位详情
时钟PLL工程师
2万-4万
西安芯屹科技有限公司
西安
1-3年
本科
10-24
工作地址

西安电子科技大学(南校区)

职位描述

【工作内容】

-负责模拟集成电路的设计、仿真及验证工作;

-参与模拟IC产品的系统架构设计、电路设计等;

-完成模拟IC产品相关的技术文档编写;

-协助解决模拟IC产品在开发、测试和生产过程中出现的技术问题。


【任职要求】

1、电子科学技术、微电子学与固体电子学、集成电路设计或相关专业本科及以上学历;

2、具有GHz以上PLL、CDR、VCO、分频器、时钟驱动等电路设计经验者优先

3、熟悉锁相环系统相位噪声分配、设计方法、版图布局

4、熟悉不同架构锁相环的基本原理,具有良好的沟通能力和设计能力,能够针对不同性能要求对电路进行优化折衷。


以担保或任何理由索取财物,扣押证照,均涉嫌违法,请提高警惕

立即申请