职位描述：
1. 根据需求，完成芯片的DFT设计；
2. 负责SCAN/MBIST/Boundary SCAN/Hard Macro Test等DFT功能实现；
3. 负责DFT的时序约束优化收敛；
4. 负责DFT测试向量的生成/验证，覆盖率与测试时间的优化；
5. 负责测试向量调试与良率提升。
职位要求：
1. 计算机/微电子/电路与系统等芯片设计相关专业, 本科5年/硕士3年相关工作经验;
2. 具有SOC DFT设计经验，熟悉以下至少一种DFT设计，SCAN/MBIST/Boundary SCAN/Hard Macro Test；
3. 熟悉Synopsys/Mentor 相关工具的实现/验证流程及使用；
4. 熟悉PCIE/DDR测试者，熟悉时序优化者优先；
5. 具有大型SOC或CPU/AI芯片经验者优先;
6. 具有芯片ATE 测试向量调试/良率提升经验者优先；
7. 熟悉脚本运用者优先。