1. 负责ASIC芯片内的方案设计、RTL设计和集成
2. 负责Verilog RTL实现以及UT测试，对交付质量负责，完成PPA优化
3. 支持芯片验证调试和其他开发
4. 有存储芯片或者混合芯片前端设计经验
5. 熟悉CPU体系结构，设计集成
6. 熟悉ASIC实现流程
任职要求
1、微电子、计算机等相关专业本科及以上学历，3年及以上IC设计经验
2、对前端设计有深入理解，有坚实的RTL设计基础，精通Verilog等硬件设计语言
3、有主动学习、深入分析和解决问题的能力、自我驱动力
4、熟悉python/tcl/perl