FPGA
信号处理算法
时序优化
数字信号处理
Verilog
VHDL
岗位职责：
1、负责FPGA系统总体方案设计及系统搭建。
2、负责FPGA代码编写、仿真、调试等工作。
3、负责视音频信号的采集、输出及信号处理算法的实现工作。
4、配合完成板级或系统级产品联调。
任职要求：
1、本科以上学历，计算机、数字信号处理、微电子相关专业，五年以上工作经验（硕士三年以上）；
2、熟悉Verilog/VHDL等硬件编程语言，具有较为复杂的逻辑设计经验；
3、熟悉XILINX/ALTERA FPGA内部结构，熟悉相关开发工具和流程；
4、对时序约束、区域约束等有一定的经验，具有系统验证和调试经验，能够根据设计目标确定仿真验证和调试测试方案；
5、具有视频信号处理或编解码开发经验者优先；
6、具有良好的英文水平，能够熟练阅读英文资料；
7、具有优秀的团队合作意识，良好的沟通和协调能力；
8、善于学习，吃苦耐劳，有工作激情和攻坚克难的精神。

职位福利：五险一金、绩效奖金、周末双休、团队气氛活泼、多次晋升机会