职责描述：
1)SOC模块以及顶层物理设计，从Netlist3到GDSII的全部设计；
2)后端设计中的布局布线，解决布局布线中的Timing以及Congestion问题；
3)时钟树设计，并且对时钟树的功耗以及性能进行评估和优化；
4)功耗分析，时序分析，时序收敛；
5)物理验证，形式验证，以及低功耗设计。
任职要求：
1)微电子，电子，电信，计算机或者材料类相关专业；
2熟悉芯片的后端设计流程；
3)熟悉一种或者多种EDA工具的使用；
4)有SoC芯片的PV signoff工作经验（包括DRC、LVS、ERC、ANT等）
5)熟练使用Virtuoso和Calibre工具者优先。
6)对新知识有很好的学习能力，与其他人有较好的沟通能力。