位职责:
负责芯片数字功能仿真及时序仿真，参与IP/SOCICPU层级验证方案制定、验证平台搭建及测试用例开发。
开展验证覆盖率分析与收敛工作，构造各类测试场景，保障芯片验证完整性与可靠性。
参与后仿真环节，负责SDF反标、时序分析及CDC验证，确保芯片布局布线后时序合规。
配合团队完成芯片验证相关文档的撰写与维护。
任职要求:
-核心要求:精通Verilog硬件描述语言;设计转验证候选人需深耕Verilog应用，且必须掌握C语言或SystemVerilog(SV)中
的至少一种，具备跨语言协同能力。
技能拓展:熟练驾驭SystemVerilog/UVM，有UVM验证平台搭建实战经验者予以优先考量;无UVM经验者，需扎实掌握Veri
og+C/SV组合技能，能独立支撑基础验证工作。
实操能力:具备数字功能仿真、时序仿真相关实战经验，能精准掌握前仿真(功能验证)、后仿真(时序验证)的核心流
程、关键差异及落地要点，保障验证工作高效推进。
了解芯片流片基本流程，明确验证环节在芯片设计中的核心作用