岗位职责：

1.完成项目中的算法设计和验证工作；

2.完成数据接口调试测试工作；

3.完成项目中的系统联调工作；

4.配合硬件工程师完成硬件设计工作；

5.完成项目中文档的整理归档工作；

任职要求：

1.电子信息 通信工程、信号处理、雷达对抗及其相关专业研究生；

2.英语六级及以上；

3.熟练掌握VHDL或Verilog语言，对时序逻辑有深刻的认识;

4.熟悉常用工具，如示波器，频谱仪，嵌入式逻辑分析仪；

5.熟悉Altera或Xilinx等FPGA器件，至少使用过一款FPGA器件；

6.熟悉Zynq-7系列FPGA者优先；

7.具有高速AD/DA的接口（JESD204B）调试经验者优先；　

8.具有光纤、PCIe、DDR、SRIO等高速接口调试经验者优先；

9.熟悉常用XILINX Altera IP Core者优先；

10.熟悉AXI-4,Avalon-ST接口协议者优先；

11.具有实际的硬件电路调试经验，熟悉OrCad/Allegro等EDA软件者优先；　　

12.具有TI/ADI的DSP编程和调试经验者优先；