1、根据特定算法或架构需求定义GPGPU模块的微架构
2、运用verilog完成模块的RTL实现
3、对设计进行power/timing/area分析和优化，并于后端团队合作收敛时序
4、有FPGA/Silicon Debug相关经验更佳
5、完成相关设计文档的编写和整理

任职条件

1. 电子及相关本科以上专业；
2. 有ASIC设计经验，有很强的Verilog 设计/实现技能，对数字设计的PPA有充分的理解；
3. 具有独立解决问题的能力，良好的团队合作意识和沟通能力；
4. 熟练使用数字前端和验证的主流EDA工具；
5. 熟练的脚本编写能力（TCL、Perl、Python等）；
6. 有算力芯片开发和流片经验者优先考虑