1.有模电、数电、通信基础；FPGA相关工作经验优先；
2.熟悉数通相关知识，有网络，数通协议基础；
3.熟悉verilog,system verilog语言以及仿真工具的使用；
4.具备TCL,Ruby等脚本语言以及相关工具使用经验者优先；
5.了解SPI,IIC等硬件数字电路通信总线协议优先。
6.统招本科学历，3年以上工作经验。